Concentrador de datos escalable con red de interconexión base para sistemas de adquisición de datos sin disparador
Autores: Zabootny, Wojciech Marek
Idioma: Inglés
Editor: MDPI
Año: 2023
Acceso abierto
Artículo científico
2023
Concentrador de datos escalable con red de interconexión base para sistemas de adquisición de datos sin disparador
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Sistemas de adquisición de datos
Flujo de datos
Nodo de procesamiento
Vectores de bits
PCI Express
Enrutamiento de datos de alta velocidad
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 36
Citaciones: Sin citaciones
Los sistemas de adquisición de datos (DAQs) sin disparador requieren que el flujo de datos se transmita desde múltiples enlaces y hacia el nodo de procesamiento. Las palabras cortas de datos de entrada deben ser concentradas y empaquetadas en los vectores de bits más largos que utiliza la interfaz de salida (por ejemplo, PCI Express). En ese proceso, los datos no necesarios deben ser eliminados y se debe crear un flujo denso de datos DAQ útiles. Además, se debe preservar el orden temporal de los datos. Este artículo presenta una nueva solución que utiliza la Red de Referencia con Salidas Revertidas (BNRO) para el enrutamiento de datos de alta velocidad. Un análisis exhaustivo de la operación de la red permitió aumentar la escalabilidad en comparación con el concentrador publicado previamente basado en una red de 8 x 8. La solución puede escalarse agregando capas adicionales a la red BNRO mientras se minimiza el consumo de recursos. Se realizaron simulaciones para cuatro y cinco capas (16 y 32 entradas). La implementación en FPGA y las pruebas en el hardware real se realizaron con éxito para 16 entradas. Los registros de canalización pueden agregarse en cada capa de forma independiente, acortando el camino crítico y aumentando la frecuencia de reloj máxima aceptable.
Descripción
Los sistemas de adquisición de datos (DAQs) sin disparador requieren que el flujo de datos se transmita desde múltiples enlaces y hacia el nodo de procesamiento. Las palabras cortas de datos de entrada deben ser concentradas y empaquetadas en los vectores de bits más largos que utiliza la interfaz de salida (por ejemplo, PCI Express). En ese proceso, los datos no necesarios deben ser eliminados y se debe crear un flujo denso de datos DAQ útiles. Además, se debe preservar el orden temporal de los datos. Este artículo presenta una nueva solución que utiliza la Red de Referencia con Salidas Revertidas (BNRO) para el enrutamiento de datos de alta velocidad. Un análisis exhaustivo de la operación de la red permitió aumentar la escalabilidad en comparación con el concentrador publicado previamente basado en una red de 8 x 8. La solución puede escalarse agregando capas adicionales a la red BNRO mientras se minimiza el consumo de recursos. Se realizaron simulaciones para cuatro y cinco capas (16 y 32 entradas). La implementación en FPGA y las pruebas en el hardware real se realizaron con éxito para 16 entradas. Los registros de canalización pueden agregarse en cada capa de forma independiente, acortando el camino crítico y aumentando la frecuencia de reloj máxima aceptable.