En los últimos años, a medida que los procesos de fabricación de semiconductores se han reducido constantemente, el recuento de transistores fabricados en una sola oblea de silicio puede llegar a mil millones de unidades. Por lo tanto, los sistemas en chip multiprocesador actuales (MPSoCs) pueden incluir hasta cientos o incluso miles de núcleos y aceleradores adicionales para sistemas de alto rendimiento. Las redes en chip (NoCs) se han convertido en una solución atractiva para las interconexiones, que son componentes críticos de los MPSoCs en términos de rendimiento del sistema. En este estudio, se propone una arquitectura de NoC altamente flexible y eficiente en área, denominada arquitectura de red del sistema unificado (USNA), que puede adaptarse a varias topologías. El USNA proporciona una alta flexibilidad en la ubicación de puertos con diferentes números de núcleos locales y enrutadores linkers. También admite operaciones de calidad de servicio tanto para el enrutador como para el linker. En este estudio se investigaron el rendimiento de la red (por ejemplo, latencia promedio y rendimiento saturado) y el costo de implementación del USNA, utilizando varias configuraciones de red para el mismo número de núcleos locales en condiciones de tráfico aleatorio uniforme. Según los resultados de la simulación, el rendimiento del USNA es mejor o similar a otros NoCs, con un área significativamente más pequeña y un menor consumo de energía.