Benchmarks de rendimiento en tiempo real de la arquitectura RISC-V: implementación y verificación en un sistema de control robótico basado en EtherCAT
Autores: Yoo, Taeho; Choi, Byoung Wook
Idioma: Inglés
Editor: MDPI
Año: 2024
Acceso abierto
Artículo científico
2024
Benchmarks de rendimiento en tiempo real de la arquitectura RISC-V: implementación y verificación en un sistema de control robótico basado en EtherCAT
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Risc-v
Aplicaciones en tiempo real
Análisis de rendimiento
Preempt-rt
Latencias de planificación
Maestro ethercat
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 50
Citaciones: Sin citaciones
RISC-V ofrece un enfoque técnico modular combinado con una arquitectura de conjunto de instrucciones (ISA) abierta y libre de regalías. Sin embargo, a pesar de sus ventajas como un bloque de construcción fundamental para muchos sistemas integrados, la creciente complejidad y las demandas funcionales de las aplicaciones en tiempo real han hecho que sea desafiante cumplir con los plazos de tiempo de respuesta. Para las aplicaciones en tiempo real de RISC-V, se requiere un análisis de rendimiento en tiempo real para varias ISAs. En este documento, analizamos el rendimiento en tiempo real de RISC-V a través de dos enfoques en tiempo real basados en arquitecturas de procesadores. Para las aplicaciones de sistemas operativos en tiempo real (RTOS), adoptamos FreeRTOS y evaluamos su rendimiento en HiFive1 Rev B (RISC-V) y STM3240G-EVAL (ARM M). Para Linux en tiempo real, utilizamos Linux con el parche Preempt-RT y probamos su rendimiento en VisionFive 2 (RISC-V), MIO5272 (x86-64) y Raspberry Pi 4 B (ARM A). A través de estos experimentos, examinamos los tiempos de respuesta en los mecanismos en tiempo real de cada sistema operativo. Además, en los experimentos de Preempt-RT, las latencias de programación fueron evaluadas mediante el cyclictest. Estos son parámetros muy importantes para implementar aplicaciones en tiempo real compuestas por multitareas. Finalmente, para mostrar las capacidades en tiempo real de RISC-V en la práctica, implementamos el control de movimiento de un robot colaborativo de seis ejes, lo cual se realizó en el VisionFive 2. Esta implementación proporcionó un resultado comparativo del rendimiento de RISC-V frente a la arquitectura x86-64. En última instancia, los resultados indicaron que el rendimiento en tiempo real de RISC-V para aplicaciones en tiempo real era factible. Un logro destacado de esta investigación es su primera implementación de un maestro EtherCAT en RISC-V diseñado para aplicaciones en tiempo real. La implementación exitosa del maestro EtherCAT en RISC-V muestra capacidades en tiempo real para una amplia gama de aplicaciones en tiempo real.
Descripción
RISC-V ofrece un enfoque técnico modular combinado con una arquitectura de conjunto de instrucciones (ISA) abierta y libre de regalías. Sin embargo, a pesar de sus ventajas como un bloque de construcción fundamental para muchos sistemas integrados, la creciente complejidad y las demandas funcionales de las aplicaciones en tiempo real han hecho que sea desafiante cumplir con los plazos de tiempo de respuesta. Para las aplicaciones en tiempo real de RISC-V, se requiere un análisis de rendimiento en tiempo real para varias ISAs. En este documento, analizamos el rendimiento en tiempo real de RISC-V a través de dos enfoques en tiempo real basados en arquitecturas de procesadores. Para las aplicaciones de sistemas operativos en tiempo real (RTOS), adoptamos FreeRTOS y evaluamos su rendimiento en HiFive1 Rev B (RISC-V) y STM3240G-EVAL (ARM M). Para Linux en tiempo real, utilizamos Linux con el parche Preempt-RT y probamos su rendimiento en VisionFive 2 (RISC-V), MIO5272 (x86-64) y Raspberry Pi 4 B (ARM A). A través de estos experimentos, examinamos los tiempos de respuesta en los mecanismos en tiempo real de cada sistema operativo. Además, en los experimentos de Preempt-RT, las latencias de programación fueron evaluadas mediante el cyclictest. Estos son parámetros muy importantes para implementar aplicaciones en tiempo real compuestas por multitareas. Finalmente, para mostrar las capacidades en tiempo real de RISC-V en la práctica, implementamos el control de movimiento de un robot colaborativo de seis ejes, lo cual se realizó en el VisionFive 2. Esta implementación proporcionó un resultado comparativo del rendimiento de RISC-V frente a la arquitectura x86-64. En última instancia, los resultados indicaron que el rendimiento en tiempo real de RISC-V para aplicaciones en tiempo real era factible. Un logro destacado de esta investigación es su primera implementación de un maestro EtherCAT en RISC-V diseñado para aplicaciones en tiempo real. La implementación exitosa del maestro EtherCAT en RISC-V muestra capacidades en tiempo real para una amplia gama de aplicaciones en tiempo real.