Para lograr un mejor equilibrio entre el rendimiento transitorio y la eficiencia actual del regulador digital de bajo desprendimiento (DLDO), este documento propone un regulador LDO totalmente digital con técnica de reloj adaptable. El reloj de muestra es suministrado por un oscilador digital propuesto (DOSC) cuya frecuencia de salida puede cambiar sin problemas. La frecuencia del reloj de muestra y el aumento de la ganancia del lazo se adaptan cuando se detecta un desprendimiento/sobredesprendimiento de voltaje de salida. El DLDO propuesto integra un controlador de ondulación para eliminar la ondulación de suministro en estado estable y reducir la potencia en estado estable. El DLDO propuesto se simula en Semiconductor Manufacturing International Corporation (SMIC) 55 nm con un área activa de 5.03e-4 mm2. Los resultados de la simulación muestran que el voltaje de operación del DLDO propuesto puede reducirse a 0.5 V y la eficiencia de corriente pico es del 99.99%. El desprendimiento de voltaje medido es de 40 mV y el tiempo de respuesta transitorio es de 500 ns con un paso de carga de 10 a 800 uA.