Uno de los reguladores de gestión de energía más populares es el regulador de voltaje de caída baja (LDO). Los LDO tienen diferentes especificaciones como el rechazo de la fuente de alimentación (PSR) en diferentes frecuencias, estabilidad en diferentes rangos de carga, corriente de pico de arranque que fluye a través de la fuente de alimentación de entrada y consumo de energía. En este trabajo, presentamos un diseño de LDO de baja potencia y baja corriente de arranque con diferentes técnicas para mejorar el PSR y la estabilidad en diferentes frecuencias. El LDO presentado en este trabajo es un LDO de baja potencia y área pequeña, pero logra un alto PSR en un amplio rango de frecuencias. El LDO está diseñado en tecnología CMOS de 65 nm y logra un PSR mejor que 80 dB hasta 30 MHz para una corriente de carga de salida de 25 mA utilizando un capacitor de carga de salida de 4 uF. El diseño se puede utilizar en LDOs sin tapa/con tapa con amplios rangos de corriente de carga de hasta 200 mA y rango de capacitor de carga de 1 nF a 12 uF con una mejora de la corriente de arranque de más de 2x. El LDO presentado consume una corriente de reposo sin carga de 10 uA y tiene un área de 180 um x 180 um.