Un regulador de caída baja CMOS de 180 nm completamente integrado a 1.2 V para aplicaciones portátiles de baja potencia
Autores: Pérez-Bailón, Jorge; Calvo, Belén; Medrano, Nicolás
Idioma: Inglés
Editor: MDPI
Año: 2021
Acceso abierto
Artículo científico
2021
Un regulador de caída baja CMOS de 180 nm completamente integrado a 1.2 V para aplicaciones portátiles de baja potencia
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Diseño
Simulación postlayout
Regulador LDO
Tecnología CMOS
Ultrabajo consumo de energía
Amplificador de error
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 46
Citaciones: Sin citaciones
Este documento presenta el diseño y los resultados de simulación posterior a la disposición de un regulador de baja caída (LDO) sin condensador totalmente integrado en una tecnología CMOS estándar de 180 nm de bajo costo que regula la tensión de salida a 1.2 V desde una batería de 3.3 a 1.3 V en un rango de temperatura de -40 a 120 grados Celsius. Para cumplir con las restricciones de dispositivos operados por batería de sistema en un chip (SoC), se mantienen un consumo de energía ultrabajo (I = 8.6 uA) y un consumo de área mínimo (0.109 mm), incluyendo un voltaje de referencia V = 0.4 V. Utiliza una topología de amplificador de error plegado basado en una polarización dinámica de alto rendimiento optimizada para operación de baja tensión que logra un equilibrio mejorado entre rendimiento de regulación y transitorios rápidos.
Descripción
Este documento presenta el diseño y los resultados de simulación posterior a la disposición de un regulador de baja caída (LDO) sin condensador totalmente integrado en una tecnología CMOS estándar de 180 nm de bajo costo que regula la tensión de salida a 1.2 V desde una batería de 3.3 a 1.3 V en un rango de temperatura de -40 a 120 grados Celsius. Para cumplir con las restricciones de dispositivos operados por batería de sistema en un chip (SoC), se mantienen un consumo de energía ultrabajo (I = 8.6 uA) y un consumo de área mínimo (0.109 mm), incluyendo un voltaje de referencia V = 0.4 V. Utiliza una topología de amplificador de error plegado basado en una polarización dinámica de alto rendimiento optimizada para operación de baja tensión que logra un equilibrio mejorado entre rendimiento de regulación y transitorios rápidos.