En este documento, se propone un regulador de baja caída de tensión (LDO) con una ratio de rechazo de la fuente de alimentación mejorada (PSRR) utilizando una técnica de cancelación de ondulaciones de avance (FFRC) en tecnología CMOS de 65 nm. Esta técnica mejora significativamente el PSRR en un amplio rango de frecuencias, en comparación con un regulador LDO convencional. El regulador LDO proporciona 35-76.8 dB de PSRR en el rango de 1 MHz-1 GHz, lo que muestra hasta 30 dB de mejora en el PSRR en comparación con el del regulador LDO convencional. El regulador LDO implementado tiene una caída de tensión de 0.22 V y una corriente máxima de carga de 20 mA. También puede proporcionar una tensión de salida de 0.98 V en un rango de 1-1.3 V de la tensión de entrada. La regulación de carga es de 2.3 mV/mA mientras que la regulación de línea es de 0.05 V/V. El circuito consume 385 A con una tensión de entrada de 1.2 V. El área total sin pads es de 0.092 mm.