Los semiconductores de potencia de ancho de banda amplio (WBG) pueden lograr alta eficiencia y densidad de potencia debido a su baja resistencia de encendido y velocidades de conmutación rápidas. Sin embargo, la velocidad de conmutación rápida induce voltaje a la inductancia parásita en el circuito, causando un sobrepico significativo en el voltaje de drenaje-fuente de los dispositivos y el oscilación de la corriente de drenaje debido a la resonancia con la capacitancia parásita. Por lo tanto, minimizar la inductancia parásita es necesario para conducir los semiconductores de potencia WBG de manera estable. Este documento propone una estructura de rejilla tridimensional que reduce la inductancia parásita a través de cancelaciones de flujo magnético horizontal y vertical dentro de una placa de circuito impreso (PCB). Se analiza la relación entre la cancelación de flujo magnético y la inductancia parásita, y se describe la cancelación de flujo magnético en la estructura propuesta. Además, se proporciona un procedimiento de diseño práctico de disposición de PCB basado en la estructura propuesta. Los resultados de la simulación demuestran una reducción del 55.8% en la inductancia parásita, y los resultados experimentales muestran un sobrepico reducido y oscilación en el transitorio de conmutación, lo que resulta en una reducción del 26% en la pérdida de conmutación. Como resultado, el método propuesto puede mejorar la eficiencia y estabilidad de los convertidores de potencia basados en dispositivos WBG.