Un red neuronal de picos amigable con hardware de bajo costo basado en sinapsis binarias de MRAM, acelerado utilizando computación en memoria
Autores: Wang, Yihao; Wu, Danqing; Wang, Yu; Hu, Xianwu; Ma, Zizhao; Feng, Jiayun; Xie, Yufeng
Idioma: Inglés
Editor: MDPI
Año: 2021
Acceso abierto
Artículo científico
2021
Un red neuronal de picos amigable con hardware de bajo costo basado en sinapsis binarias de MRAM, acelerado utilizando computación en memoria
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Ley de Moore
Arquitectura de von Neumann
Computación neuromórfica
Sinapsis binarias MRAM
Red neuronal de disparo
Pesos de punto fijo
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 34
Citaciones: Sin citaciones
En los últimos años, la reducción de escala en la que se basa la Ley de Moore ha ido disminuyendo gradualmente, y la arquitectura tradicional de von Neumann ha estado limitando la mejora de la potencia informática. Por lo tanto, se ha propuesto el hardware de computación neuromórfica en memoria y se está convirtiendo en una alternativa prometedora. Sin embargo, todavía queda un largo camino por recorrer para hacerlo posible, y uno de los problemas es proporcionar una red neuronal eficiente, confiable y alcanzable para la implementación de hardware.
Descripción
En los últimos años, la reducción de escala en la que se basa la Ley de Moore ha ido disminuyendo gradualmente, y la arquitectura tradicional de von Neumann ha estado limitando la mejora de la potencia informática. Por lo tanto, se ha propuesto el hardware de computación neuromórfica en memoria y se está convirtiendo en una alternativa prometedora. Sin embargo, todavía queda un largo camino por recorrer para hacerlo posible, y uno de los problemas es proporcionar una red neuronal eficiente, confiable y alcanzable para la implementación de hardware.