Las redes neuronales binarias (BNNs) han atraído un interés significativo para la implementación de redes neuronales profundas (DNNs) en dispositivos de borde con recursos limitados, y se han propuesto varias arquitecturas de aceleradores BNN para lograr una mayor eficiencia. Los aceleradores BNN se pueden dividir en dos categorías: aceleradores de transmisión y aceleradores de capa. Aunque los aceleradores de transmisión diseñados para una topología de red BNN específica proporcionan un alto rendimiento, son inadecuados para diversas aplicaciones de sensores en IA de borde debido a su complejidad e inflexibilidad. Por el contrario, los aceleradores de capa con recursos razonables pueden admitir diversas topologías de red, pero operan con el mismo paralelismo para todas las capas de la BNN, lo que degrada el rendimiento del rendimiento en ciertas capas. Para superar este problema, proponemos un acelerador BNN con paralelismo adaptativo que ofrece un alto rendimiento en todas las capas. El acelerador propuesto analiza los parámetros de la capa objetivo y opera con un paralelismo óptimo utilizando recursos razonables. Además, esta arquitectura es capaz de calcular completamente todos los tipos de capas BNN gracias a su reconfigurabilidad, y puede lograr una eficiencia de área-velocidad más alta que los aceleradores existentes. En la evaluación del rendimiento utilizando las principales topologías BNN, el acelerador BNN diseñado logró una eficiencia de área-velocidad 9.69 veces mayor que las implementaciones anteriores en FPGA y un 24% más alta que las implementaciones VLSI existentes para BNNs.