Un receptor SerDes de cuatro carriles de 100 Gb/s con un CDR totalmente digital a un cuarto de tasa basado en PI
Autores: Hwang, Heejae; Kim, Jongsun
Idioma: Inglés
Editor: MDPI
Año: 2020
Acceso abierto
Artículo científico
2020
Un receptor SerDes de cuatro carriles de 100 Gb/s con un CDR totalmente digital a un cuarto de tasa basado en PI
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Serdes
Cdr
Mdll
Recuperación de reloj
Interpolador de fase
Ecualizador
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 26
Citaciones: Sin citaciones
Se presenta un receptor SerDes de cuatro carriles de 100 Gb/s con un recuperador de reloj y datos (CDR) basado en un interpolador de fase (PI) de cuarto de tasa digital.
Descripción
Se presenta un receptor SerDes de cuatro carriles de 100 Gb/s con un recuperador de reloj y datos (CDR) basado en un interpolador de fase (PI) de cuarto de tasa digital.