En este documento, presentamos un receptor óptico programable de 4 x 25 a 28.9 Gb/s, optimizado para el ruido y eficiente en área. Tanto los modos de alta como de baja potencia están disponibles para cumplir con diferentes requisitos del receptor. La degeneración del emisor proporciona estabilidad mejorada a la etapa del amplificador de transimpedancia (TIA) de entrada. Se analiza el ruido del TIA con degeneración del emisor, y se propone un método mejorado de optimización del ruido para el TIA. Una fuente de corriente de sumidero con degeneración del emisor en un bucle de cancelación de offset de corriente continua (DCOC) reduce el ruido introducido por el circuito DCOC. Además, con la utilización de un capacitor parasitario en el bucle DCOC y la degeneración del emisor capacitiva en la etapa del amplificador de ganancia variable (VGA), se minimiza el área del chip. Fabricado en una tecnología BiCMOS de SiGe de 0.13 um, el receptor logró un área pequeña de 0.54 mm por carril. La tasa de error de bit (BER) medida es de 10 con una señal de entrada que varía de 110 App a 1150 App. Los valores de disipación de potencia de un carril en los modos de baja y alta potencia son de 84.97 mW y 123.75 mW, respectivamente.