Proponemos un nuevo método para el razonamiento booleano basado en SAT sobre múltiples defectos en IC digitales. Aunque no considera explícitamente un modelo de falla específico como las técnicas basadas en modelos, nos permite considerar casos más realistas que los enfoques sin modelo. En particular, se puede utilizar para tener en cuenta (a) fallas que resultan en errores monótonos en la salida de una celda y (b) fallas, como cortocircuitos o puentes, que pueden corromper la propagación de una señal desde sus ramas de salida. El modelo se puede utilizar tanto para compuertas estándar como para módulos combinatorios más complejos. Se muestran ejemplos para aplicaciones que requieren la consideración de múltiples defectos, como el diagnóstico de fallas y el análisis de confiabilidad. La viabilidad del enfoque propuesto se evalúa mediante resultados en un conjunto de pruebas combinatorias.