Radiación-Tolerante todo-digital PLL/CDR con DCO LC sin varactor en 65 nm CMOS
Autores: Biereigel, Stefan; Kulis, Szymon; Moreira, Paulo; Kölpin, Alexander; Leroux, Paul; Prinzie, Jeffrey
Idioma: Inglés
Editor: MDPI
Año: 2021
Acceso abierto
Artículo científico
2021
Radiación-Tolerante todo-digital PLL/CDR con DCO LC sin varactor en 65 nm CMOS
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Totalmente integrado
Resistente a la radiación
Bucle de fase bloqueada
Recuperación de reloj y datos
Efectos de un solo evento
Dosis total de ionización
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 42
Citaciones: Sin citaciones
Este documento presenta el primer lazo de fase digital completamente integrado resistente a la radiación y circuito de Recuperación de Reloj y Datos (CDR) para aplicaciones de comunicación por cable. Se proponen varias técnicas de endurecimiento a la radiación para lograr una inmunidad de vanguardia a los Efectos de Evento Único (SEEs) de hasta 62.5 MeV cm mg, así como tolerancia a la Dosis Total de Ionización (TID) que excede los 1.5 Grays. El Oscilador Controlado Digitalmente (DCO) LC se implementa sin varactores MOS, evitando el uso de un elemento de circuito altamente sensible a los SEEs. El circuito está diseñado para operar a frecuencias de reloj de referencia de 40 MHz a 320 MHz o a velocidades de datos de 40 Mbps a 320 Mbps y muestra un rendimiento de jitter de 520 fs con una disipación de potencia de solo 11 mW y un FOM de dB.
Descripción
Este documento presenta el primer lazo de fase digital completamente integrado resistente a la radiación y circuito de Recuperación de Reloj y Datos (CDR) para aplicaciones de comunicación por cable. Se proponen varias técnicas de endurecimiento a la radiación para lograr una inmunidad de vanguardia a los Efectos de Evento Único (SEEs) de hasta 62.5 MeV cm mg, así como tolerancia a la Dosis Total de Ionización (TID) que excede los 1.5 Grays. El Oscilador Controlado Digitalmente (DCO) LC se implementa sin varactores MOS, evitando el uso de un elemento de circuito altamente sensible a los SEEs. El circuito está diseñado para operar a frecuencias de reloj de referencia de 40 MHz a 320 MHz o a velocidades de datos de 40 Mbps a 320 Mbps y muestra un rendimiento de jitter de 520 fs con una disipación de potencia de solo 11 mW y un FOM de dB.