El nivel de integración es un índice significativo que se puede utilizar para caracterizar el rendimiento de los dispositivos de memoria no volátil. Este documento propone esquemas de diseño innovadores para memoria de cambio de fase integrada de alta densidad (PCM). En estos esquemas, se emplean unidades de memoria diploides y tetráplicas, que están compuestas por células de memoria basadas en una película de nano-tira de GST, para reemplazar la unidad de memoria de un conjunto de PCM vertical convencional. Dado que el proceso de transformación de fase del material de cambio de fase implica el acoplamiento de procesos eléctricos y térmicos, se desarrolla un simulador de acoplamiento electro-térmico interno para analizar el rendimiento de las células y conjuntos de memoria propuestos. En el simulador, se utiliza un modelo matemático probado para describir el mecanismo de cambio de fase, con un enfoque de elementos finitos implementado para cálculos numéricos. Las características de la célula de memoria basada en tira de GST se simulan primero y se comparan con una célula vertical convencional, logrando una disminución del 32% en la amplitud de corriente de reinicio. A continuación, se investigan sistemáticamente las influencias de los parámetros geométricos en las características de la célula de memoria. Después de esto, se simulan las características electro-térmicas de los conjuntos de PCM verticales propuestos y los resultados indican que poseen tanto un excelente rendimiento como escalabilidad. Por último, se comparan las densidades de integración de los esquemas de diseño propuestos con el conjunto de referencia, logrando un tiempo máximo de 5.94.