Diseño de propiedad intelectual programable múltiple con función de código de corrección de errores incorporada basada en el proceso Bipolar-CMOS-DMOS
Autores: Li, Longhua; Kwon, Soonwoo; Kim, Dohoon; Kim, Dongseob; Ha, Panbong; Lee, Doojin; Kim, Younghee
Idioma: Inglés
Editor: MDPI
Año: 2024
Acceso abierto
Artículo científico
2024
Diseño de propiedad intelectual programable múltiple con función de código de corrección de errores incorporada basada en el proceso Bipolar-CMOS-DMOS
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Condensador de acoplamiento
Celda MTP
Función ECC
Algoritmo de prueba
Circuito de anillo oscilador
Circuito detector de nivel VNN
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 37
Citaciones: Sin citaciones
El condensador de acoplamiento de la celda MTP utilizado en este documento es un condensador de tipo NCAP que solo tiene un contacto de fuente, y el tamaño de diseño de la celda unitaria es de 6.184 m x 6.295 m (=38.93 m), que es un 0.44% más pequeño que la celda MTP que utiliza el condensador de acoplamiento del tipo transistor NMOS convencional que tiene tanto un contacto de fuente como un contacto de drenaje. Además, se diseñó un IP MTP de 4 Kb con una función ECC incorporada que utiliza un código de Hamming extendido capaz de corrección de errores individuales y detección de errores dobles por consideraciones de seguridad. En este documento, se propone un nuevo algoritmo de prueba para verificar si la función ECC opera normalmente en el IP MTP con función ECC incorporada, y se confirma a través de una prueba utilizando equipo de prueba lógica que los datos de salida DOUT[7:0] y la bandera de error ERROR_FLAG[1:0] son exactamente iguales en los casos de sin error, un error de un solo bit y un error de dos bits. Además, al compartir un circuito oscilador de anillo controlado por corriente que utiliza un inversor de corriente restringido en los circuitos de bombeo de carga VPP, VNN y VNNL que comparten un solo oscilador de anillo en los modos de operación de borrado y programación del IP MTP y utilizando el VPVR regulado como potencia, el tamaño del condensador de bombeo se reduce, y se propone una nueva tecnología para reducir la variación de voltaje de ondulación. Mientras tanto, en el circuito detector de nivel VNN que detecta si el VNN ha alcanzado el voltaje objetivo, se utiliza un amplificador operacional CMOS de cascode plegado cuyo voltaje de oscilación de salida es casi VDD en lugar de un circuito amplificador diferencial con un par diferencial de entrada PMOS para garantizar que la operación de detección de nivel VNN normal ocurra.
Descripción
El condensador de acoplamiento de la celda MTP utilizado en este documento es un condensador de tipo NCAP que solo tiene un contacto de fuente, y el tamaño de diseño de la celda unitaria es de 6.184 m x 6.295 m (=38.93 m), que es un 0.44% más pequeño que la celda MTP que utiliza el condensador de acoplamiento del tipo transistor NMOS convencional que tiene tanto un contacto de fuente como un contacto de drenaje. Además, se diseñó un IP MTP de 4 Kb con una función ECC incorporada que utiliza un código de Hamming extendido capaz de corrección de errores individuales y detección de errores dobles por consideraciones de seguridad. En este documento, se propone un nuevo algoritmo de prueba para verificar si la función ECC opera normalmente en el IP MTP con función ECC incorporada, y se confirma a través de una prueba utilizando equipo de prueba lógica que los datos de salida DOUT[7:0] y la bandera de error ERROR_FLAG[1:0] son exactamente iguales en los casos de sin error, un error de un solo bit y un error de dos bits. Además, al compartir un circuito oscilador de anillo controlado por corriente que utiliza un inversor de corriente restringido en los circuitos de bombeo de carga VPP, VNN y VNNL que comparten un solo oscilador de anillo en los modos de operación de borrado y programación del IP MTP y utilizando el VPVR regulado como potencia, el tamaño del condensador de bombeo se reduce, y se propone una nueva tecnología para reducir la variación de voltaje de ondulación. Mientras tanto, en el circuito detector de nivel VNN que detecta si el VNN ha alcanzado el voltaje objetivo, se utiliza un amplificador operacional CMOS de cascode plegado cuyo voltaje de oscilación de salida es casi VDD en lugar de un circuito amplificador diferencial con un par diferencial de entrada PMOS para garantizar que la operación de detección de nivel VNN normal ocurra.