Aumentar la densidad de bits en la memoria flash NAND 3D implica reducir la separación de los moldes ON (Óxido-Nitrurado) en la dirección Z. Sin embargo, esta reducción aumenta drásticamente la interferencia en Z, afectando negativamente la distribución de celdas y acelerando la degradación de los límites de fiabilidad. Estudios previos han demostrado que programar desde la línea de palabras (WL) superior hasta la inferior, en lugar del enfoque tradicional de abajo hacia arriba, alivia la interferencia en Z. No obstante, el análisis detallado de cómo varía la interferencia en Z en cada WL dependiendo de la secuencia de programación sigue siendo insuficiente. Este documento investiga las causas de las variaciones de interferencia en Z en las WL superior, media e inferior a través de un análisis TCAD. Se encontró que a medida que se programan más electrones en las WL dentro de la cadena, las variaciones de interferencia en Z aumentan debido a la resistencia incrementada en el canal de poli-Si. Estas variaciones se ven exacerbadas por perfiles de canal vertical cónicos resultantes de la grabación con una alta relación de aspecto. Para abordar estos problemas, se propone un método para ajustar los sesgos de las líneas de bits durante las operaciones de verificación de cada WL. Se ha validado que este método mejora el rendimiento y la fiabilidad de la memoria flash NAND 3D.