El uso de dispositivos con recursos limitados está aumentando en la actualidad, y estos dispositivos operan principalmente con datos sensibles. En consecuencia, la seguridad es un tema clave para estos dispositivos. En este documento, proponemos una arquitectura compacta de ECC (criptografía de curva elíptica) para dispositivos con recursos limitados basada en operaciones aritméticas de puntos proyectivos de López-Dahab (LD) en GF(2). Para lograr una implementación eficiente de hardware ECC en términos de área y potencia, se desarrolla un multiplicador eficiente de serie de dígitos. El multiplicador propuesto se basa en una representación de Base Polinómica Bivariante y un método de Multiplicación Entrelazada de Radix-n modificado (para reducción de complejidades de área y potencia). Además, se ajusta el algoritmo de multiplicación de puntos LD-Montgomery para una programación precisa en la arquitectura compacta de ECC para eliminar la dependencia de datos y mejorar la gestión de señales. Mientras tanto, la complejidad del área se reduce mediante la reutilización de recursos, y se aprovecha el gating de reloj y el contador asíncrono para reducir el consumo de energía. Finalmente, la arquitectura compacta de ECC propuesta se implementa en GF(2) (m = 163, 233, 283, 409 y 571) en las FPGAs (Field-Programmable Gate Array) de Xilinx Virtex 5, Virtex 6 y Virtex 7, demostrando que la eficiencia de este diseño supera hasta la fecha cuando se compara con los trabajos informados individualmente. Utiliza menos área y consume poca energía. Los resultados de la FPGA demuestran claramente que la arquitectura de ECC propuesta es adecuada para dispositivos con recursos limitados.