La técnica de DCLS (Dual-Core Lockstep) es una de las técnicas más comúnmente utilizadas en aplicaciones que requieren seguridad funcional. A medida que los nodos de proceso semiconductores siguen disminuyendo, la técnica de DCLS se ve cada vez más frecuentemente en la electrónica industrial e incluso en la electrónica de consumo. El documento presenta un enfoque novedoso de la técnica de DCLS. Mientras que el enfoque típico es establecer el retraso del núcleo esclavo como un número fijo de ciclos de reloj, permitimos que el núcleo de verificación se ejecute libremente detrás del núcleo principal dentro de los límites restringidos de los ciclos de reloj. Esto aumenta la diversidad temporal necesaria para la mitigación de fallos en modo común. La integridad del sistema proporcionada por DCLS también puede ser utilizada en el área de aplicaciones de seguridad. En este documento, mostramos que la técnica de DCLS de Retraso Variable de Doble Núcleo puede igualar la correlación de consumo de energía entre los núcleos en funcionamiento, esencial para una amplia gama de ataques. La técnica propuesta se implementó en el núcleo del procesador RISC-V y se verificó en la plataforma FPGA Xilinx VCU108.