Estructura de Procesador Basado en Palabras para Multiplicador Modular de Montgomery Adecuado para Dispositivos Compactos de Borde de IoT
Autores: Ibrahim, Atef; Gebali, Fayez
Idioma: Inglés
Editor: MDPI
Año: 2023
Acceso abierto
Artículo científico
2023
Estructura de Procesador Basado en Palabras para Multiplicador Modular de Montgomery Adecuado para Dispositivos Compactos de Borde de IoT
Categoría
Matemáticas
Subcategoría
Matemáticas generales
Palabras clave
Internet de las cosas
Seguridad
Algoritmos criptográficos
Multiplicación modular
Implementación de hardware
Dispositivos de borde de IoT.
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 30
Citaciones: Sin citaciones
El Internet de las cosas (IoT) es una tecnología emergente que forma una enorme red de diferentes objetos y dispositivos inteligentes. La seguridad del IoT se está volviendo más importante debido al intercambio de datos sensoriales sensibles y el potencial de incorporar los mundos virtuales y reales. Los dispositivos periféricos del IoT crean graves amenazas de seguridad para los sistemas de red. Debido a sus recursos limitados, es un desafío implementar protocolos criptográficos en estos dispositivos para asegurarlos. Para abordar este problema, debemos realizar una implementación compacta de algoritmos criptográficos en estos dispositivos. En el corazón de la mayoría de los algoritmos criptográficos se encuentra la operación de multiplicación modular. Por lo tanto, una implementación eficiente de esta operación tendrá un gran impacto en la implementación de todo el protocolo criptográfico. En este documento, nos centraremos en la implementación eficiente de recursos y energía del algoritmo de multiplicación modular adoptado de Montgomery sobre (). El principal bloque de construcción de la estructura del procesador basado en palabras propuesto es una matriz de procesadores que tiene una estructura modular con conectividad local entre sus elementos de procesamiento. La capacidad de gestionar grandes cantidades de área, retraso y energía consumida es el principal beneficio de la estructura de hardware sugerida. Utilizamos la tecnología ASIC para implementar la estructura del procesador basado en palabras sugerida. Los resultados finales muestran una reducción promedio en el área del 86.3% en comparación con las estructuras de multiplicadores basadas en palabras competitivas. Además, el diseño recomendado logra ahorros promedio significativos en el producto área-tiempo, potencia y energía consumida del 53.7%, 83.2% y 72.6%, respectivamente, sobre los competidores. Los resultados obtenidos muestran que la estructura del procesador proporcionada es la más adecuada para su aplicación en dispositivos periféricos compactos del IoT con recursos limitados.
Descripción
El Internet de las cosas (IoT) es una tecnología emergente que forma una enorme red de diferentes objetos y dispositivos inteligentes. La seguridad del IoT se está volviendo más importante debido al intercambio de datos sensoriales sensibles y el potencial de incorporar los mundos virtuales y reales. Los dispositivos periféricos del IoT crean graves amenazas de seguridad para los sistemas de red. Debido a sus recursos limitados, es un desafío implementar protocolos criptográficos en estos dispositivos para asegurarlos. Para abordar este problema, debemos realizar una implementación compacta de algoritmos criptográficos en estos dispositivos. En el corazón de la mayoría de los algoritmos criptográficos se encuentra la operación de multiplicación modular. Por lo tanto, una implementación eficiente de esta operación tendrá un gran impacto en la implementación de todo el protocolo criptográfico. En este documento, nos centraremos en la implementación eficiente de recursos y energía del algoritmo de multiplicación modular adoptado de Montgomery sobre (). El principal bloque de construcción de la estructura del procesador basado en palabras propuesto es una matriz de procesadores que tiene una estructura modular con conectividad local entre sus elementos de procesamiento. La capacidad de gestionar grandes cantidades de área, retraso y energía consumida es el principal beneficio de la estructura de hardware sugerida. Utilizamos la tecnología ASIC para implementar la estructura del procesador basado en palabras sugerida. Los resultados finales muestran una reducción promedio en el área del 86.3% en comparación con las estructuras de multiplicadores basadas en palabras competitivas. Además, el diseño recomendado logra ahorros promedio significativos en el producto área-tiempo, potencia y energía consumida del 53.7%, 83.2% y 72.6%, respectivamente, sobre los competidores. Los resultados obtenidos muestran que la estructura del procesador proporcionada es la más adecuada para su aplicación en dispositivos periféricos compactos del IoT con recursos limitados.