La computación en el borde heterogénea para la predicción de propiedades moleculares con redes convolucionales de grafos
Autores: Grailoo, Mahdieh; Nunez-Yanez, Jose
Idioma: Inglés
Editor: MDPI
Año: 2024
Acceso abierto
Artículo científico
2024
La computación en el borde heterogénea para la predicción de propiedades moleculares con redes convolucionales de grafos
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Redes neuronales basadas en grafos
Predicción de propiedades moleculares
Plataforma de computación en el borde
Redes convolucionales de grafos
Edge TPUs
Acelerador FPGA GFADES
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 39
Citaciones: Sin citaciones
Las redes neuronales basadas en grafos han demostrado ser útiles en la predicción de propiedades moleculares, un componente crítico del descubrimiento de medicamentos asistido por computadora. En esta aplicación, en respuesta a la creciente demanda de una mayor eficiencia computacional y un procesamiento de bordes localizado, este artículo introduce un enfoque novedoso que aprovecha aceleradores especializados en una plataforma de computación de borde heterogénea. Nuestro enfoque se centra en las redes convolucionales de grafos, una variante líder de redes neuronales basadas en grafos que integra capas de convolución de grafos con perceptrones multicapa. Los grafos moleculares suelen caracterizarse por un bajo número de nodos, lo que conduce a multiplicaciones de matrices densas de baja dimensión dentro de los perceptrones multicapa, condiciones que son particularmente adecuadas para Edge TPUs. Estas TPUs cuentan con una matriz sistólica de unidades de multiplicación-acumulación optimizadas para operaciones de matrices densas. Además, la inherente dispersión en las matrices de adyacencia de los grafos moleculares ofrece oportunidades adicionales para la optimización computacional. Para aprovechar esto, desarrollamos un acelerador FPGA GFADES, utilizando síntesis de alto nivel, específicamente diseñado para gestionar eficientemente la dispersión tanto en la estructura del grafo como en las características de los nodos. Nuestra arquitectura GCN+MLP co-diseñada de hardware/software ofrece mejoras de rendimiento, logrando una velocidad aumentada en comparación con las implementaciones de software convencionales. Esta arquitectura se implementa utilizando el marco Pynq y TensorFlow Lite Runtime, ejecutándose en una CPU ARM multinúcleo dentro de un dispositivo AMD/Xilinx Zynq Ultrascale+, en combinación con Edge TPU y lógica programable.
Descripción
Las redes neuronales basadas en grafos han demostrado ser útiles en la predicción de propiedades moleculares, un componente crítico del descubrimiento de medicamentos asistido por computadora. En esta aplicación, en respuesta a la creciente demanda de una mayor eficiencia computacional y un procesamiento de bordes localizado, este artículo introduce un enfoque novedoso que aprovecha aceleradores especializados en una plataforma de computación de borde heterogénea. Nuestro enfoque se centra en las redes convolucionales de grafos, una variante líder de redes neuronales basadas en grafos que integra capas de convolución de grafos con perceptrones multicapa. Los grafos moleculares suelen caracterizarse por un bajo número de nodos, lo que conduce a multiplicaciones de matrices densas de baja dimensión dentro de los perceptrones multicapa, condiciones que son particularmente adecuadas para Edge TPUs. Estas TPUs cuentan con una matriz sistólica de unidades de multiplicación-acumulación optimizadas para operaciones de matrices densas. Además, la inherente dispersión en las matrices de adyacencia de los grafos moleculares ofrece oportunidades adicionales para la optimización computacional. Para aprovechar esto, desarrollamos un acelerador FPGA GFADES, utilizando síntesis de alto nivel, específicamente diseñado para gestionar eficientemente la dispersión tanto en la estructura del grafo como en las características de los nodos. Nuestra arquitectura GCN+MLP co-diseñada de hardware/software ofrece mejoras de rendimiento, logrando una velocidad aumentada en comparación con las implementaciones de software convencionales. Esta arquitectura se implementa utilizando el marco Pynq y TensorFlow Lite Runtime, ejecutándose en una CPU ARM multinúcleo dentro de un dispositivo AMD/Xilinx Zynq Ultrascale+, en combinación con Edge TPU y lógica programable.