El programa DARPA POSH resuena en la comunidad de investigación e identifica que la productividad en ingeniería se ha quedado atrás de la ley de Moore, lo que resulta en un aumento prohibitivo en el costo de diseño de IC en los nodos tecnológicos líderes. La razón principal es que requiere muchos recursos informáticos, herramientas costosas e incluso muchos días para completar una implementación de diseño. Sin embargo, al final de este proceso, algunos diseños no pueden cumplir con las restricciones de diseño y se vuelven in enrutables, creando un ciclo vicioso en el diseño de circuitos. Como resultado, los diseñadores tienen que volver a ejecutar todo el proceso después de la modificación del diseño. Esta investigación aplicó un enfoque de aprendizaje automático para identificar automáticamente las restricciones de diseño y los problemas de violación de reglas de diseño (DRC) y ayudar al diseñador a identificar las restricciones de diseño con DRC óptimos antes del largo proceso de enrutamiento detallado a través de una búsqueda codiciosa iterativa. El algoritmo propuesto logró hasta un 99.99% de precisión en la predicción de restricciones de diseño y redujo un 98.4% de violaciones de DRC con solo un 6.9% de penalización en el área.