Este trabajo propone una metodología para estimar la distribución estadística de la probabilidad de que una celda de bits 6T comience con un valor lógico dado en memorias SRAM para aplicaciones PUF. Primero, la distribución se obtiene experimentalmente en un dispositivo CMOS de 65 nm. Como esta distribución no puede ser reproducida por simulación eléctrica, exploramos el uso de un parámetro alternativo definido como la distancia entre el origen y la separatrix en el espacio de estado de la celda de bits para cuantificar la falta de coincidencia de la celda. La distribución resultante de este parámetro obtenida de simulaciones de Monte Carlo se relaciona luego con la distribución de probabilidad de inicio utilizando una función logística de dos componentes. Los resultados reportados muestran que el factor de desequilibrio propuesto es un buen predictor para la estimación de confiabilidad relacionada con PUF con la ventaja de que puede aplicarse en las primeras etapas de diseño.