Plataforma virtual RISC-V basada en una aceleradora de redes neuronales convolucionales implementada en SystemC
Autores: Lim, Seung-Ho; Suh, WoonSik William; Kim, Jin-Young; Cho, Sang-Young
Idioma: Inglés
Editor: MDPI
Año: 2021
Acceso abierto
Artículo científico
2021
Plataforma virtual RISC-V basada en una aceleradora de redes neuronales convolucionales implementada en SystemC
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Optimización
Procesador de hardware
Operaciones de aprendizaje profundo
Dispositivos integrados
Simulador de Nivel de Sistema Electrónico (ESL)
Acelerador de Aprendizaje Profundo (DAP)
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 33
Citaciones: Sin citaciones
La optimización para procesador de hardware y sistema para realizar operaciones de aprendizaje profundo como Redes Neuronales Convolucionales (CNN) en dispositivos integrados con recursos limitados es un área de investigación activa reciente.
Descripción
La optimización para procesador de hardware y sistema para realizar operaciones de aprendizaje profundo como Redes Neuronales Convolucionales (CNN) en dispositivos integrados con recursos limitados es un área de investigación activa reciente.