Perfil de rendimiento de ConvNets integrados bajo DVFS consciente de la temperatura
Autores: Peluso, Valentino; Rizzo, Roberto Giorgio; Calimera, Andrea
Idioma: Inglés
Editor: MDPI
Año: 2019
Acceso abierto
Artículo científico
2019
Perfil de rendimiento de ConvNets integrados bajo DVFS consciente de la temperatura
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Redes neuronales convolucionales
Gestión térmica
Evaluación de rendimiento
Gestión de energía
CPUs integrados
Escalado de voltaje-frecuencia.
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 34
Citaciones: Sin citaciones
Las redes neuronales convolucionales (ConvNets) pueden reducirse para adaptarse a las CPUs integradas adoptadas en nodos finales móviles, como teléfonos inteligentes o drones. La implementación en dichos dispositivos abarca varias optimizaciones a nivel algorítmico, como la reestructuración de la topología, la poda y la cuantificación, que reducen la complejidad de la red, garantizando un menor uso de recursos y, por lo tanto, una mayor velocidad. Varios estudios han revelado un rendimiento notable, allanando el camino hacia inferencias en tiempo real en núcleos de baja potencia. Sin embargo, la ejecución continua a máxima velocidad es bastante irrealista debido al rápido aumento de la temperatura en el chip. De hecho, la gestión térmica adecuada es fundamental para garantizar la fiabilidad del silicio y una experiencia de usuario segura. Los esquemas de gestión de energía, como la reducción de voltaje y la escalabilidad de frecuencia, son controles comunes para controlar la estabilidad térmica. Obviamente, esto implica una degradación del rendimiento, a menudo no considerada durante las etapas de entrenamiento y optimización. El objetivo de este trabajo es presentar la evaluación del rendimiento de ConvNets integradas bajo gestión térmica. Nuestro estudio abarca el comportamiento de dos políticas de control, a saber, reactiva y proactiva, implementadas a través del mecanismo de Escalado Dinámico de Voltaje-Frecuencia (DVFS) disponible en las CPUs integradas comerciales. Como referencia, utilizamos cuatro ConvNets de vanguardia para visión por computadora cargados en la CPU ARM Cortex-A15. Con los resultados recopilados, pretendemos mostrar el equilibrio existente entre la temperatura y el rendimiento, y brindar un análisis más realista del rendimiento máximo alcanzable. Además, demostramos empíricamente la estricta relación entre el comportamiento térmico en el chip y los hiperparámetros de la ConvNet, revelando márgenes de optimización para un diseño térmicamente consciente de las capas de la red neuronal.
Descripción
Las redes neuronales convolucionales (ConvNets) pueden reducirse para adaptarse a las CPUs integradas adoptadas en nodos finales móviles, como teléfonos inteligentes o drones. La implementación en dichos dispositivos abarca varias optimizaciones a nivel algorítmico, como la reestructuración de la topología, la poda y la cuantificación, que reducen la complejidad de la red, garantizando un menor uso de recursos y, por lo tanto, una mayor velocidad. Varios estudios han revelado un rendimiento notable, allanando el camino hacia inferencias en tiempo real en núcleos de baja potencia. Sin embargo, la ejecución continua a máxima velocidad es bastante irrealista debido al rápido aumento de la temperatura en el chip. De hecho, la gestión térmica adecuada es fundamental para garantizar la fiabilidad del silicio y una experiencia de usuario segura. Los esquemas de gestión de energía, como la reducción de voltaje y la escalabilidad de frecuencia, son controles comunes para controlar la estabilidad térmica. Obviamente, esto implica una degradación del rendimiento, a menudo no considerada durante las etapas de entrenamiento y optimización. El objetivo de este trabajo es presentar la evaluación del rendimiento de ConvNets integradas bajo gestión térmica. Nuestro estudio abarca el comportamiento de dos políticas de control, a saber, reactiva y proactiva, implementadas a través del mecanismo de Escalado Dinámico de Voltaje-Frecuencia (DVFS) disponible en las CPUs integradas comerciales. Como referencia, utilizamos cuatro ConvNets de vanguardia para visión por computadora cargados en la CPU ARM Cortex-A15. Con los resultados recopilados, pretendemos mostrar el equilibrio existente entre la temperatura y el rendimiento, y brindar un análisis más realista del rendimiento máximo alcanzable. Además, demostramos empíricamente la estricta relación entre el comportamiento térmico en el chip y los hiperparámetros de la ConvNet, revelando márgenes de optimización para un diseño térmicamente consciente de las capas de la red neuronal.