Las tecnologías de inyección de fallas pueden ser utilizadas para robar información secreta dentro de circuitos integrados (ICs), y así causar serias amenazas a la seguridad de la información. La verificación de paridad ha sido adoptada como un método eficiente contra ataques de inyección de fallas. Sin embargo, la contradicción entre seguridad y sobrecarga restringe el desarrollo y las aplicaciones adicionales de la verificación de paridad en la detección de inyección de fallas. Este artículo propone dos métodos, verificación de paridad de grano mixto y verificación de paridad de recombinación de palabras, basados en la verificación de paridad para lograr un equilibrio entre seguridad y sobrecarga. La eficacia de los enfoques propuestos se verifica en implementaciones de cifrado RC5, AES y DES mediante el ataque de falla de reloj. En comparación con la verificación de paridad tradicional, la tasa de cobertura de fallas del enfoque de grano mixto puede aumentar hasta un 53.69% consumiendo un 13.2% más de registros. Frente a la verificación de paridad tradicional, la tasa de cobertura de fallas del enfoque de recombinación de palabras puede aumentar hasta un 47.16% utilizando solo un 2.35% más de registros. Los enfoques propuestos proporcionan a los diseñadores de IC opciones de contramedidas dirigidas a diferentes habilidades de diseño y especificaciones de diseño.