Diseño de oscilador controlado digitalmente LC de alta frecuencia y baja fase de ruido para sistemas de transporte inteligente 5G
Autores: Macaitis, Vytautas; Navickas, Romualdas
Idioma: Inglés
Editor: MDPI
Año: 2019
Acceso abierto
Artículo científico
2019
Diseño de oscilador controlado digitalmente LC de alta frecuencia y baja fase de ruido para sistemas de transporte inteligente 5G
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Diseño
LC DCO
Divisor de frecuencia
E-TSPC
Ruido de fase
CMOS
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 37
Citaciones: Sin citaciones
Este documento presenta el diseño, simulación y medidas de un oscilador controlado digitalmente (LC DCO) de baja potencia y bajo ruido de fase de 10.25-11.78 GHz con un divisor de frecuencia de reloj de fase única verdadera extendida (E-TSPC) en tecnología de metal-óxido-semiconductor complementario (CMOS) de 130 nm para sistemas de transporte inteligente 5G.
Descripción
Este documento presenta el diseño, simulación y medidas de un oscilador controlado digitalmente (LC DCO) de baja potencia y bajo ruido de fase de 10.25-11.78 GHz con un divisor de frecuencia de reloj de fase única verdadera extendida (E-TSPC) en tecnología de metal-óxido-semiconductor complementario (CMOS) de 130 nm para sistemas de transporte inteligente 5G.