Un bucle de fase fraccional de bajo consumo y baja variación de jitter, compacto, con un oscilador controlado por voltaje de anillo de un solo extremo en CMOS FinFET de 12 nm
Autores: Li, Yunpeng; Xun, Benpeng; Shi, Yiqun; Xu, Xin; Li, Meng; Zhu, Hao; Sun, Qingqing
Idioma: Inglés
Editor: MDPI
Año: 2024
Acceso abierto
Artículo científico
2024
Un bucle de fase fraccional de bajo consumo y baja variación de jitter, compacto, con un oscilador controlado por voltaje de anillo de un solo extremo en CMOS FinFET de 12 nm
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
PLL
áreas pequeñas
Bajo consumo de energía
Baja fluctuación
Anillo-VCO
Tecnología FinFET.
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 36
Citaciones: Sin citaciones
Los PLL con áreas pequeñas, bajo consumo de energía y baja fluctuación son cruciales para aplicaciones móviles. Por lo tanto, lograr un equilibrio entre el área, el consumo de energía y el ruido de un PLL es un problema importante. En este trabajo, se presenta un PLL fraccional-N compacto, de bajo consumo de energía y baja fluctuación que utiliza un Ring-VCO. Para reducir el área y el consumo de energía, se implementa un Ring-VCO de un solo extremo. Además, se proponen nuevas matrices de resistencia para disminuir el ruido de fase. La matriz de resistencia crea 13 curvas de ajuste de frecuencia con una ganancia de VCO cercana y diferentes frecuencias iniciales, reduciendo la ganancia de VCO y, por lo tanto, el ruido general mientras se mantiene una alta linealidad de ajuste. El PLL propuesto se fabrica basado en tecnología FinFET de 12 nm con un área de 0.078 mm. Logra una fluctuación RMS de 2.702 ps a 5.76 GHz mientras consume 6.4 mW. Además, mantiene un bajo consumo de energía y una baja fluctuación RMS en todo el rango de frecuencia.
Descripción
Los PLL con áreas pequeñas, bajo consumo de energía y baja fluctuación son cruciales para aplicaciones móviles. Por lo tanto, lograr un equilibrio entre el área, el consumo de energía y el ruido de un PLL es un problema importante. En este trabajo, se presenta un PLL fraccional-N compacto, de bajo consumo de energía y baja fluctuación que utiliza un Ring-VCO. Para reducir el área y el consumo de energía, se implementa un Ring-VCO de un solo extremo. Además, se proponen nuevas matrices de resistencia para disminuir el ruido de fase. La matriz de resistencia crea 13 curvas de ajuste de frecuencia con una ganancia de VCO cercana y diferentes frecuencias iniciales, reduciendo la ganancia de VCO y, por lo tanto, el ruido general mientras se mantiene una alta linealidad de ajuste. El PLL propuesto se fabrica basado en tecnología FinFET de 12 nm con un área de 0.078 mm. Logra una fluctuación RMS de 2.702 ps a 5.76 GHz mientras consume 6.4 mW. Además, mantiene un bajo consumo de energía y una baja fluctuación RMS en todo el rango de frecuencia.