Este documento presenta un oscilador de anillo controlado digitalmente bloqueado por inyección (IL-DCRO). Para reducir las variaciones de jitter, minimizar las señales espurias del oscilador y eliminar el error de fase periódico, se propone un esquema de doble inyección de borde (inyección de ventana) con direcciones de borde sincronizadas. Se utiliza un generador de borde combinacional para sustituir a los generadores de borde secuenciales para la relajación de los requisitos de temporización de inyección. Al polarizar dispositivos en triodo profundo, se adoptan corrientes de celdas de retardo controladas digitalmente para la sintonización de frecuencia. Esto ayuda a reducir el ruido parpadeante (1/f) de los dispositivos y minimizar el ruido de fase general del DCRO. A un desfase de frecuencia de 1 MHz, el oscilador propuesto tiene un ruido de fase medido de -125.95 dBc/Hz y -115.6 dBc/Hz en frecuencias de oscilación de 913.4 MHz y 432.6 MHz, respectivamente. Fabricado en un proceso CMOS de 350 nm, con un consumo máximo de energía de 3.3 mW, y oscilando a 913.4 MHz, este DCRO logra un factor de mérito de oscilador sintonizado (FoM) de -197.35 dBc/Hz. El área central de este DCRO basado en inyección de borde es solo de 0.08 mm.