El diseño de circuitos integrados en el espectro analógico es intrincado debido a la naturaleza continua de las señales. Además, se ve fuertemente afectado por la implementación física de sus dispositivos e interconexiones en el diseño, una tarea de diseño que ha desafiado obstinadamente todos los intentos de automatización. En este documento, se identifica un factor limitante que debe abordarse para finalmente impulsar las herramientas de automatización en el flujo de diseño de circuitos integrados analógicos: la evaluación precisa de la degradación del rendimiento después del diseño del diseño. Con este propósito, se propone un generador de ubicación impulsado por el rendimiento altamente integrado con herramientas disponibles adoptadas por diseñadores de circuitos/diseños de diseño, es decir, simulador de circuitos, herramientas de verificación (diseño versus esquemático) y extractor de diseño. Hacia la máxima precisión después del diseño, este generador promueve una síntesis exhaustiva basada en simulaciones, extrayendo, simulando y verificando el comportamiento funcional posterior al diseño de cada plano de candidatos. Además, para evitar las extracciones/simulaciones que consumen tiempo y acelerar la síntesis, también se están desarrollando nuevos regresores de rendimiento posterior al diseño basados en diferentes técnicas de aprendizaje automático altamente precisas. Los datos utilizados para entrenarlos pueden adquirirse directa y convenientemente a partir de simulaciones precisas previas al diseño de ubicación. Los resultados experimentales sobre dos estructuras de circuitos analógicos muestran que un conjunto de regresores de rendimiento basados en modelos basados en árboles, al operar en espacios de diseño comprimidos, permiten acelerar la síntesis en más de 20 veces, lo que representa un paso hacia un flujo de diseño de circuitos integrados analógicos eficientemente automático y basado en el rendimiento.