Los FPGAs están ganando favor entre los investigadores en campos como la inteligencia artificial y el big data debido a su configurabilidad y alto nivel de paralelismo. Dado que los métodos de empaquetado afectan indiscutiblemente el rendimiento de implementación de los chips FPGA, las técnicas de empaquetado juegan un papel importante en el flujo de automatización del diseño de FPGAs. En este documento, proponemos una regla cuantitativa para la prioridad de empaquetado de circuitos de redes neuronales, y optimizamos los métodos de empaquetado basados en semillas tradicionales con primitivas especiales. El resultado del experimento indica que el método de empaquetado propuesto logra una disminución promedio del 8.45% en el retardo de la ruta crítica en comparación con el VTR8.0 en los bancos de pruebas de aprendizaje profundo Koios.