Este documento presenta un nuevo y eficiente votante de mayoría de salida temprana asíncrono que se puede utilizar para realizar de manera efectiva una redundancia modular triple (TMR) asíncrona. Para la realización asíncrona en modo entrada-salida, se utilizó el código de doble riel para la codificación de datos y se utilizaron esquemas de handshake de retorno a cero y retorno a uno de cuatro fases por separado para la comunicación de datos. El votante de mayoría propuesto requiere un 62,8% menos de área y disipa un 37% menos de potencia en promedio en comparación con el mejor de los votantes de mayoría asíncronos existentes al considerar ambos esquemas de handshake. Es importante destacar que las reducciones en área y potencia se logran sin sacrificar la velocidad. Las implementaciones de TMR de ejemplo muestran que el votante de mayoría propuesto conduce a reducciones simultáneas en el tiempo de ciclo, área de silicio y disipación de potencia. Como resultado, el votante de mayoría propuesto permite una optimización mejorada en los méritos como el producto de área-tiempo de ciclo, el producto de potencia-tiempo de ciclo y el producto de área-tiempo de ciclo-potencia para las implementaciones de TMR que lo utilizan en comparación con las implementaciones de TMR que incorporan otros votantes de mayoría. Los circuitos se implementaron utilizando una tecnología CMOS de 32/28 nm.