El artículo presenta la metodología de optimización de mapeo de tecnología de una función de múltiples salidas implementada en forma de redes de suma de productos (SOP). La optimización se basa en el concepto de reducir la actividad de conmutación de circuitos combinatorios. El objetivo de reducir la conmutación de la red es limitar el consumo de potencia dinámica. Dado que la potencia dinámica es uno de los componentes de la potencia total consumida por los sistemas digitales, esto conduce a una optimización centrada en la eficiencia energética de los sistemas digitales. La base del método propuesto es el mapeo de tecnología utilizando un grafo de salida modificado que describe el resultado de minimizar la función de múltiples salidas. El grafo de salida modificado, en términos de parámetros asociados con la potencia dinámica, se define como un grafo de conmutación. Se asumió que el parámetro clave asociado con la potencia dinámica es la actividad de conmutación de nodos individuales de la red lógica. El artículo presenta elementos de optimización del grafo de conmutación que conducen a la mejora de los parámetros asociados con la potencia dinámica del circuito. La esencia de los métodos de optimización propuestos es el movimiento adecuado de productos y conexiones que ocurren en la red lógica. Reducir el número de vértices de la red lógica también es extremadamente importante. La efectividad del método propuesto fue confirmada por los resultados de experimentos realizados en bancos de pruebas seleccionados. Se obtuvo una reducción significativa en el valor total de la actividad de conmutación para las estructuras optimizadas.