Los algoritmos de clasificación de paquetes de alto rendimiento han sido ampliamente estudiados durante la última década. Los algoritmos basados en Bit-Vector propuestos para FPGA pueden lograr un rendimiento muy alto al descomponer las reglas delicadamente. Sin embargo, el consumo relativamente grande de recursos de memoria obstaculiza severamente las aplicaciones de los algoritmos de manera extensiva. Es destacable que, en los algoritmos basados en Bit-Vector, los recursos de memoria estrictos en FPGA se desperdician al almacenar una cantidad relativamente grande de comodines inútiles en las reglas. Por lo tanto, presentamos un esquema de clasificación de paquetes optimizado en memoria llamado WeeBV para eliminar la memoria ocupada por los comodines. WeeBV consta de un pipeline de búsqueda bidimensional heterogéneo y un algoritmo heurístico optimizado para buscar todas las posiciones de comodines que pueden ser eliminadas. Puede lograr una reducción significativa en los recursos de memoria sin comprometer el alto rendimiento de los algoritmos originales basados en Bit-Vector. Implementamos WeeBV y evaluamos su rendimiento mediante simulación y prototipo de FPGA. Los resultados experimentales muestran que nuestro enfoque puede ahorrar un 37% y un 41% en el consumo de memoria en promedio para reglas sintéticas de 5-tuplas y reglas OpenFlow respectivamente.