Prácticamente, cualquier sistema digital incluye bloques secuenciales. Este artículo está dedicado a un caso en el que los bloques secuenciales están representados por modelos de máquinas de estados finitos (FSMs) de Mealy. El rendimiento (frecuencia máxima de operación) es una de las características más importantes de un circuito FSM. En este artículo, se propone un método que tiene como objetivo aumentar la frecuencia de operación de FSMs de Mealy basados en LUT con asignación de estados doble. Esto se logra utilizando solo códigos de estado extendidos. Dicho enfoque permite excluir un bloque de transformación de códigos de estado binarios en códigos de estado extendidos. El enfoque propuesto conduce a circuitos FSM de Mealy basados en LUT con dos niveles de bloques lógicos. Cada función para cualquier nivel lógico está representada por un circuito que incluye un solo LUT. El método propuesto se ilustra con un ejemplo de síntesis. Los resultados de los experimentos realizados con benchmarks estándar muestran que el enfoque propuesto produce circuitos basados en LUT con una frecuencia de operación significativamente más alta que la de los circuitos producidos por otros métodos investigados (Auto y One-hot de Vivado, JEDI, asignación de estados doble). El rendimiento se incrementa en un promedio del 15.9 al 25.49 por ciento. Estas mejoras van acompañadas de un pequeño crecimiento en el número de LUTs en comparación con los circuitos basados en asignación de estados doble. Nuestro enfoque proporciona los mejores productos área-tiempo en comparación con otros métodos investigados. Las ventajas del enfoque propuesto aumentan a medida que aumenta el número de entradas y estados de FSM.