Ethernet es una tecnología de red popular en la automatización de fábricas y sistemas embebidos industriales, utilizando frecuentemente una topología en anillo para una mayor tolerancia a fallos. Muchas aplicaciones requieren tiempos de ciclo cada vez más cortos y un mayor número de nodos, por lo que el anillo sigue siendo una topología válida. En este trabajo, discutimos los factores que determinan el retardo de la red en anillo y mostramos cómo afectan al tiempo de ciclo de la red. Dado que aumentar la capacidad del enlace tiene un alcance limitado, exploramos un protocolo de disparo temporal que reduce el retardo de reenvío de los nodos cerca del retardo de capa física. Además, proponemos aceleradores de hardware basados en la tecnología FPGA que minimizan el retardo de recepción de paquetes desde la recepción física hasta la entrega a un controlador de aplicaciones, preservando las capas de Ethernet y siendo compatibles con su estándar. Este documento explica el concepto e implementación de los aceleradores, presenta mediciones utilizando implementaciones estándar de Control de Acceso a Medios y muestra la efectividad de la solución con resultados experimentales. Logramos un retardo, desde la recepción física hasta el disparo de un controlador de nivel de usuario, de 1.1 us independientemente de la longitud del paquete.