Los procesadores modernos han mejorado su rendimiento pero aún enfrentan desafíos como el consumo de energía, las limitaciones de almacenamiento y la necesidad de un procesamiento más rápido. Los Procesadores de Señal Digital (DSP) de 16 bits aceleran las aplicaciones de DSP al mejorar significativamente la velocidad y el rendimiento para tareas que incluyen procesamiento de audio, telecomunicaciones, procesamiento de imágenes y video, comunicación inalámbrica y electrónica de consumo. Este documento presenta una técnica novedosa para acelerar las aplicaciones de DSP en un procesador de 16 bits mediante la combinación de dos métodos: Memoria de Acceso Aleatorio en Bloque (BRAM) y Aritmética Distribuida (DA). La integración de BRAM como reemplazo de la RAM convencional minimiza los retrasos de tiempo y de ruta crítica, mejorando la eficiencia y el rendimiento del procesador. Además, el enfoque de Aritmética Distribuida mejora el rendimiento y la eficiencia al utilizar tablas de búsqueda precalculadas para acelerar las operaciones de multiplicación dentro de la Unidad Aritmética y Lógica (ALU). Utilizamos la herramienta Xilinx Vivado, un entorno de desarrollo robusto para sistemas basados en FPGA, para el proceso de diseño y ejecutamos la implementación de hardware utilizando la placa Genesys2 Kintex. El trabajo propuesto produce una eficiencia mejorada con un ciclo por instrucción de 2, donde el retraso es de 2.009 ns, el retraso de la ruta crítica es de 8.182 ns y el consumo de energía es de 4 mW.