Las barras cruzadas de memristores ofrecen prometedoras capacidades de procesamiento paralelo y de bajo consumo, lo que las hace eficientes para implementar redes neuronales convolucionales (CNN) en términos de tiempo de retraso, área, etc. Sin embargo, mapear grandes modelos de CNN como ResNet-18, ResNet-34, VGG-Net, etc., en barras cruzadas de memristores es un desafío debido al problema de resistencia de línea que limita el tamaño de la barra cruzada. Esto requiere dividir la convolución de imagen completa en convoluciones de sub-imagen. Para hacerlo, se debe considerar un mapeo optimizado de las barras cruzadas de memristores para dividir la convolución de imagen completa en múltiples barras cruzadas. Con recursos limitados de barras cruzadas, especialmente en dispositivos de borde, es crucial optimizar la asignación de la barra cruzada por capa para minimizar el recurso de hardware en términos de área de la barra cruzada, tiempo de retraso y producto área-retraso. Este documento explora tres escenarios de optimización: (1) optimizar el tiempo total de retraso bajo una restricción de área de la barra cruzada, (2) optimizar el área total de la barra cruzada con una restricción de tiempo de retraso de la barra cruzada, y (3) optimizar el producto área-retraso de una barra cruzada sin restricciones. Se emplea el método del multiplicador de Lagrange para los casos restringidos 1 y 2. Para el caso no restringido 3, se utiliza un algoritmo genético (GA) para optimizar el producto área-retraso. Los resultados de simulación demuestran que la optimización puede tener mejoras significativas sobre los resultados no optimizados. Cuando se simula VGG-Net, la optimización puede mostrar una reducción de aproximadamente el 20% en el tiempo de retraso para el caso 1 y una reducción del 22% en el área para el caso 2. El caso 3 destaca los beneficios de optimizar la relación de utilización de la barra cruzada para minimizar el producto área-retraso. Las estrategias de optimización propuestas pueden mejorar sustancialmente el rendimiento de la red neuronal de arquitecturas de procesamiento en memoria basadas en barras cruzadas de memristores, especialmente para plataformas de computación en el borde con recursos limitados.