La tecnología actual exige dispositivos compactos, portátiles, rápidos y eficientes en energía. Un enfoque para hacer dispositivos eficientes en energía es una computación en memoria que aborda los problemas de cuello de botella de memoria del sistema informático actual mediante el uso de un dispositivo espintrónico, es decir, una unión túnel magnética (MTJ). Además, el área y la energía se pueden reducir a través de la computación aproximada. Presentamos un diseño de circuito basado en el paradigma de computación lógica en memoria en la memoria de acceso aleatorio magnético con anisotropía magnética controlada por voltaje (VCMA-MRAM). Durante la computación, se seleccionan múltiples celdas de bits dentro del conjunto de memoria que están en paralelo activando múltiples líneas de palabras. El circuito diseñado realiza todas las operaciones lógicas - Leer/NO, Y/NOY, O/NOR y la operación de suma aritmética (sumador aproximado de 1 bit con un 75% de precisión para la suma y salida de acarreo precisa) mediante una ligera modificación utilizando señales de control. Todas las simulaciones se han realizado en un nodo tecnológico CMOS de 45 nm con un modelo compacto VCMA-MTJ utilizando el simulador HSPICE. Los resultados de la simulación muestran que el sumador aproximado propuesto por el circuito consume aproximadamente un 300% menos de energía y es 2.3 veces más rápido que su contraparte sumador exacto.