Este documento tiene como objetivo resolver un problema desafiante en el diseño de chips VLSI, es decir, la seguridad del hardware, presentando un nuevo enfoque de diseño que incorpora la técnica de obfuscación en la implementación VLSI de algunos algoritmos DSP importantes. El método propuesto introduce un nuevo enfoque para obtener una arquitectura VLSI unificada para calcular la transformada discreta del coseno de tipo IV (DCT-IV) y la transformada discreta del seno de tipo IV (DST-IV), con una integración eficiente de la técnica de obfuscación, manteniendo bajos costos adicionales. Los algoritmos para estas dos transformadas fueron reestructurados de tal manera que sus estructuras son bastante similares, y por lo tanto pueden implementarse en el mismo chip VLSI y en el mismo hardware con muy pocas modificaciones, siendo estas últimas atribuidas a las etapas de preprocesamiento y postprocesamiento. El diseño propuesto utiliza las estructuras regulares y modulares, que se denominan cuasi-correlación, y la arquitectura está inspirada en el paradigma de la arquitectura de matriz sistólica. Por lo tanto, el diseño introducido beneficia la seguridad del hardware, y también las ventajas introducidas por el uso de las estructuras regulares y modulares. Se puede obtener una arquitectura VLSI unificada muy eficiente para DCT/DST de tipo IV, que permite la computación de los dos algoritmos en el mismo hardware, permitiendo una incorporación eficiente de la técnica de obfuscación con costos adicionales muy bajos, y puede implementarse de manera muy eficiente, ofreciendo un alto rendimiento y una baja complejidad de hardware, siendo esta última atribuida al uso eficiente de los recursos de hardware para la computación de estos dos algoritmos.