Las redes neuronales profundas (DNNs) y las redes neuronales convolucionales (CNNs) han mejorado la precisión en muchas aplicaciones de Inteligencia Artificial (IA). Algunas de estas aplicaciones son tareas de reconocimiento y detección, como reconocimiento de voz, reconocimiento facial y detección de objetos. Por otro lado, la computación de CNN requiere aritmética compleja y mucho tiempo de acceso a la memoria; por lo tanto, diseñar nuevo hardware que aumente la eficiencia y el rendimiento sin aumentar el costo del hardware es mucho más crítico. Esta área en el diseño de hardware es muy activa y seguirá siéndolo en el futuro cercano. En este documento, proponemos un diseño novedoso de XNOR-SRAM de 8T para DNNs binarios/ternarios (TBNs) que admiten directamente la XNOR-Network y los DNNs TBN. El CIM propuesto (Computación en Memoria SRAM) puede operar en dos modos, el primero de los cuales es el SRAM convencional de 6T, y el segundo es el modo XNOR. Al agregar dos transistores adicionales a la estructura convencional de 6T, nuestro CIM propuesto mostró una mejora de hasta el 98% en el consumo de energía y del 90% en el retraso en comparación con el XNOR-CIM de vanguardia existente.