La orden entera de retraso del control repetitivo de tipo multi-resonante proporcional-integral (PIMR-RC) no puede proporcionar un excelente rendimiento de control para inversores conectados a la red cuando la frecuencia de la red fluctúa. Para abordar este problema y reducir los errores de control, se propone un esquema de PIMR-RC de retraso fraccional (FD-PIMR-RC). Además, para reducir la carga computacional y el consumo de memoria, se adopta un filtro de retraso fraccional de estructura Farrow (FFD). El filtro digital con la estructura Farrow se utiliza de manera flexible y eficiente para el retraso fraccional. Para cada nuevo retraso fraccional, se evita un gran número de cálculos y almacenamiento de los coeficientes del filtro FFD, lo que reduce significativamente la carga computacional y el consumo de memoria. Se proporciona el diseño de parámetros del esquema FD-PIMR-RC en detalle, incluida la implementación del retraso fraccional basado en la estructura Farrow. Luego, se presenta un análisis de estabilidad del sistema y una optimización de parámetros. Finalmente, se presentan simulaciones de las respuestas en estado estacionario y dinámico, y se demuestra la validez del método propuesto.