Este documento propone una metodología para acceder a datos y gestionar el contenido de memorias distribuidas en diseños de FPGA a través del bitstream de configuración. Gracias a los métodos propuestos, es posible leer y escribir el contenido de datos de registros sin utilizar los puertos de entrada/salida de registros de manera directa. Por lo tanto, ofrece la posibilidad de realizar varias operaciones, como cargar, copiar o comparar la información almacenada en registros sin la necesidad de interconexiones físicas. Este trabajo incluye dos flujos que simplifican el proceso de diseño al utilizar el enfoque propuesto: mientras que el primero permite la protección o desprotección de la escritura en diferentes regiones parciales a través del bitstream, el segundo permite obtener instancias homogéneas de un diseño implementado en diferentes regiones reconfigurables sin perder eficiencia. El enfoque se basa y ha sido validado físicamente en el ZYNQ de Xilinx, y al utilizar diseños parcialmente reconfigurables, no afecta la sobrecarga de hardware ni la frecuencia máxima de operación del diseño.