Los sistemas informáticos basados en la arquitectura de Von Neumann se enfrentan a un cuello de botella de Von Neumann debido a la transferencia de datos entre unidades de memoria y procesador separadas. Por otro lado, la computación en memoria (IMC) reduce el consumo de energía y mejora el rendimiento informático. Este estudio explica un circuito IMC de SRAM de 8T basado en SRAM diferencial de 8T (SRAM de 8T) y propone un sumador completo (FA) basado en SRAM de 8+T IMC y un sumador aproximado basado en SRAM de 8T IMC, que se basan en el circuito IMC de SRAM de 8T. El circuito IMC de SRAM de 8T realiza la lectura de SRAM y operaciones bit a bit simultáneamente y realiza cada operación lógica en paralelo. El FA IMC propuesto y el sumador aproximado IMC propuesto se pueden aplicar a un sumador de varios bits. Los dos sumadores se basan en el circuito IMC de SRAM de 8T y, por lo tanto, leen y calculan simultáneamente. En este estudio, el circuito IMC de SRAM de 8T se aplicó al sumador, aprovechando su capacidad para realizar lecturas y operaciones lógicas simultáneamente. Según el rendimiento en este estudio, el circuito IMC de SRAM de 8T, el FA propuesto, el RCA propuesto y el sumador aproximado propuesto son buenos candidatos para IMC, que tiene como objetivo reducir el consumo de energía y mejorar el rendimiento general.