El escalado agresivo en tecnología de nanómetros profundos permite el diseño de multiprocesadores de chips facilitado por la arquitectura centrada en la comunicación proporcionada por la Red-en-Chip (NoC). Al mismo tiempo, plantea considerables desafíos en cuanto a la fiabilidad debido a que una falla en la arquitectura de red impacta severamente el rendimiento de un sistema. Para hacer frente a estos desafíos de fiabilidad, esta investigación propuso NoCGuard, una arquitectura reconfigurable diseñada para tolerar múltiples fallas permanentes en cada etapa del pipeline del enrutador genérico. La arquitectura del enrutador NoCGuard utiliza cuatro estrategias altamente confiables y de bajo costo para tolerar fallas. Explotamos el préstamo de recursos y la estrategia de enrutamiento doble para la etapa de cálculo de enrutamiento, la estrategia de ganador predeterminado para la etapa de asignación de canal virtual, la selección de árbitro en tiempo de ejecución y la estrategia de ganador predeterminado para la etapa de asignación de conmutador y la estrategia de múltiples rutas de derivación secundaria para la etapa de la matriz de conmutación. A diferencia de las arquitecturas de enrutador confiables existentes, nuestra arquitectura presenta menos redundancia, más tolerancia a fallas y alta confiabilidad. La comparación de fiabilidad utilizando la métrica de Tiempo Medio hasta la Falla (MTTF) muestra una mejora de 5.53 veces en la vida útil y utilizando el Factor de Protección de Silicio (SPF), una mejora de 22 veces, que es mejor que las arquitecturas de enrutador confiables de última generación. Los resultados de síntesis utilizando bibliotecas de tecnología de 15 nm y 45 nm muestran que la circuitería adicional incurre en una sobrecarga de área del 28.7% y 28% respectivamente. El análisis de latencia utilizando tráfico sintético, PARSEC y SPLASH-2 muestra un ligero aumento en el rendimiento del 3.41%, 12% y 15% respectivamente, al tiempo que proporciona alta fiabilidad.