La multiplicación es una operación aritmética ampliamente utilizada en aplicaciones de microprocesamiento y procesamiento de señales digitales, y la multiplicación se realiza utilizando un multiplicador. Este artículo presenta las versiones de salida temprana insensibles a retrasos (QDI) de los multiplicadores de matrices asíncronas indicados recientemente reportados. Se utiliza la codificación de doble riel insensible a retrasos para la representación y procesamiento de datos, y se utilizan los protocolos de comunicación de datos de retorno a cero de 4 fases (RTZ) y retorno a uno (RTO). Muchos multiplicadores de matrices QDI se realizaron utilizando una tecnología de óxido de metal complementario (CMOS) de 32/28 nm. En comparación con el multiplicador de matriz indicado óptimo, el propuesto multiplicador de matriz de salida temprana óptimo logra una reducción del 6.2% en el tiempo de ciclo y una reducción del 7.4% en el producto de tiempo de ciclo de potencia (PCTP) con respecto al protocolo de RTZ, y una reducción del 7.6% en el tiempo de ciclo y una reducción del 8.8% en el PCTP con respecto al protocolo de RTO sin un aumento en el área. Los resultados de la simulación también indican que el protocolo de RTO es preferible al protocolo de RTZ para la implementación óptima de multiplicadores de matrices QDI.