Este artículo describe el diseño de multiplicadores de matrices aproximados mediante cortes verticales u horizontales en un multiplicador de matriz preciso seguido de diferentes asignaciones de entrada y salida dentro del multiplicador. Consideramos una aplicación de eliminación de ruido en imágenes digitales y mostramos cómo diferentes combinaciones de asignaciones de entrada y salida en un multiplicador de matriz aproximado afectan la calidad de las imágenes sin ruido. Consideramos el multiplicador de matriz preciso y varios multiplicadores de matriz aproximados para la síntesis. Los multiplicadores fueron descritos en lenguaje de descripción de hardware Verilog y sintetizados por Synopsys Design Compiler utilizando una tecnología de óxido metálico complementario de 32/28 nm. Los resultados muestran que en comparación con el multiplicador de matriz preciso, uno de los multiplicadores de matriz aproximados propuestos, PAAM01-V7, logra una reducción del 28% en el retardo de la ruta crítica, una reducción del 75,8% en la potencia y una reducción del 64,6% en el área mientras permite la producción de una imagen sin ruido que es comparable en calidad a la imagen sin ruido utilizando el multiplicador de matriz preciso. Se proporcionan métricas de diseño estándar como el retardo de la ruta crítica, la disipación total de potencia y el área de los multiplicadores precisos y aproximados, se proporcionan los parámetros de error de los multiplicadores de matriz aproximados y también se representan la imagen original, la imagen ruidosa y las imágenes sin ruido para su comparación.