Este artículo presenta un modulador analógico-digital Delta-Sigma de tercer orden, de avance, de un solo bit, basado en un inversor de aumento de ganancia mejorado de oscilación de salida para aplicaciones de baja potencia y voltaje, como dispositivos portátiles, salud móvil y el Internet de las Cosas (IoT). La estructura propuesta de aumento de oscilación de salida aborda la reducción de oscilación de salida en la estructura convencional al tiempo que logra una alta ganancia de CC y una gran oscilación de salida simultáneamente. Implementado en un proceso CMOS de 180 nm, el chip completo se compone de un modulador delta-sigma, un oscilador y una referencia de corriente. Logra una relación señal-ruido máxima de 86.1 dB y un rango dinámico (DR) de 92 dB con un ancho de banda de señal de 1.95 kHz. El chip completo disipa 54.5 W, lo que resulta en una Figura de Mérito de Schreier (FoM) de 167.6 dB.