Este documento describe un modulador delta-sigma de cuarto orden en cascada de integradores con avance (CIFF) de un solo bit en tiempo discreto (DT) conmutado por capacitores (SC) para aplicaciones de alta resolución. Este DSM es adecuado para aplicaciones de alta resolución a baja frecuencia utilizando una estructura de modulador de alto orden. El amplificador operacional transconductancia (OTA) propuesto utilizó un esquema de amplificador de avance que proporcionó una alta eficiencia energética, un ancho de banda más amplio y una ganancia de CC más alta en comparación con diseños recientes. Se aplicó una técnica de estabilización de chopo al primer integrador para eliminar el ruido 1/f del transistor, que es inversamente proporcional a la frecuencia. El DSM diseñado se implementó utilizando tecnología de metal-óxido complementario de 0.35 um (CMOS). La relación de sobremuestreo (OSR) fue de 128 y la frecuencia de muestreo fue de 128 kHz. En un ancho de banda de 500 Hz, la relación señal-ruido (SNR) fue de 100.3 dB, la relación señal-ruido-distorsión (SNDR) fue de 98.5 dB y el rango dinámico (DR) fue de 103 dB. La disipación total de potencia medida fue de 99 uW desde un voltaje de alimentación de 3.3 V.