El modelado y diseño de la interconexión en chip, la conexión entre los componentes se está convirtiendo en el bloqueo fundamental para lograr circuitos integrados de alta velocidad. El escalado de la interconexión en el régimen de nanómetros ha cambiado el paradigma de un método de diseño dominado por dispositivos a uno dominado por la interconexión. Impulsado por la creciente complejidad de las interconexiones en chip, un modelo de reducción de orden de preservación de pasividad (MOR) es esencial para diseñar y estimar el rendimiento para la operación confiable del circuito integrado. En este trabajo, desarrollamos un nuevo método de proyección de reducción de norma selectiva de frecuencia cero espectral (RNSZ), que selecciona dinámicamente puntos de interpolación utilizando ceros espectrales del sistema. El esquema de reducción de norma propuesto puede garantizar estabilidad y pasividad, al tiempo que crea modelos reducidos que son bastante precisos en un rango estrecho seleccionado de frecuencias. Los resultados del orden reducido indican la preservación de la pasividad y una mayor precisión que otros métodos de reducción de orden de modelo.